FPGA工程師(高速數(shù)據(jù)采集領(lǐng)域)
1.8-2.5萬(wàn)元/月職位亮點(diǎn):
· 構(gòu)建毫秒級(jí)雷電預(yù)警系統(tǒng)的“高速數(shù)據(jù)通道”,直面納秒級(jí)時(shí)序控制與海量數(shù)據(jù)實(shí)時(shí)處理的技術(shù)挑戰(zhàn)
· 代碼直接運(yùn)行于芯片底層,成為系統(tǒng)高實(shí)時(shí)性與確定性運(yùn)行的核心支撐
· 開(kāi)拓FPGA在邊緣端AI推理中的應(yīng)用,實(shí)現(xiàn)智能處理向數(shù)據(jù)源頭的前置延伸
崗位職責(zé):
1. 承擔(dān)雷電監(jiān)測(cè)系統(tǒng)中高速數(shù)據(jù)采集卡及實(shí)時(shí)信號(hào)處理單元的FPGA邏輯設(shè)計(jì)、開(kāi)發(fā)、仿真與驗(yàn)證工作。
2. 實(shí)現(xiàn)多通道高速ADC/DAC的驅(qū)動(dòng)與控制,構(gòu)建與嵌入式處理器(如ARM Cortex-A)間的異構(gòu)通信架構(gòu)(例如基于AXI總線)。
3. 完成FPGA代碼的設(shè)計(jì)、調(diào)試、時(shí)序優(yōu)化與資源利用率優(yōu)化,確保方案滿足高性能與高可靠性標(biāo)準(zhǔn)。
4. 編寫(xiě)相關(guān)技術(shù)文檔,參與系統(tǒng)級(jí)聯(lián)調(diào),為硬件與軟件團(tuán)隊(duì)提供FPGA方向的技術(shù)支持。
5. 跟蹤并引入先進(jìn)的FPGA技術(shù),推動(dòng)產(chǎn)品在處理能力與功能特性上的持續(xù)升級(jí)。
任職資格:
1. 統(tǒng)招碩士及以上學(xué)歷,電子、微電子、通信等相關(guān)專業(yè)背景,具備3年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn)。
2. 熟練掌握Verilog/VHDL硬件描述語(yǔ)言,精通Xilinx Vivado或Intel Quartus等主流FPGA開(kāi)發(fā)工具。
3. 具備高速接口(如DDR3/4、PCIe、千兆以太網(wǎng))或高速數(shù)據(jù)采集系統(tǒng)開(kāi)發(fā)經(jīng)驗(yàn),深入理解時(shí)序約束與時(shí)序分析方法。
4. 熟悉FPGA與嵌入式處理器協(xié)同設(shè)計(jì)流程,有Zynq系列SoC或同類平臺(tái)開(kāi)發(fā)經(jīng)歷者優(yōu)先考慮。
5. 具備高度責(zé)任心、嚴(yán)謹(jǐn)?shù)倪壿嬎季S能力和良好的團(tuán)隊(duì)協(xié)作意識(shí),熱衷于攻克復(fù)雜技術(shù)難題。
您是應(yīng)對(duì)雷電這類超高速物理現(xiàn)象的“神經(jīng)反射通路”。當(dāng)CPU尚未響應(yīng)之際,由您構(gòu)建的邏輯電路已在納秒間完成數(shù)據(jù)捕獲、篩選與預(yù)處理,為后端AI引擎輸送最及時(shí)、最純凈的數(shù)據(jù)輸入,真正實(shí)現(xiàn)“硬件級(jí)加速”。