職責(zé)描述：
負(fù)責(zé)5G RRU FPGA的系統(tǒng)方案和架構(gòu)設(shè)計(jì)，負(fù)責(zé)關(guān)鍵FPGA模塊的設(shè)計(jì)及實(shí)現(xiàn)，完成5G RRU物理層、中頻、高速接口在FPGA上的實(shí)現(xiàn)，負(fù)責(zé)5G RRU物理層、中射頻、高速接口的問題的攻關(guān)和解決，負(fù)責(zé)5G RRU物理層、中射頻、高速接口的關(guān)鍵指標(biāo)的優(yōu)化。

任職要求：
1． 電子通信類研究生及以上全日制學(xué)歷；
2． 6年以上RRU FPGA開發(fā)或架構(gòu)相關(guān)經(jīng)驗(yàn)；
3． 熟悉RRU FPGA系統(tǒng)架構(gòu)，能獨(dú)立完成系統(tǒng)框架設(shè)計(jì)及關(guān)鍵模塊實(shí)現(xiàn)；
4． 熟練掌握Verilog或者System Verilog，能夠熟練使用modelsim、simulink等仿真工具并編寫激勵(lì)文件；
5． 精通Intel/Xilinx公司的FPGA以及開發(fā)環(huán)境，精通硬件時(shí)序仿真及分析；
6． 熟悉數(shù)字中頻相關(guān)子模塊設(shè)計(jì)及測(cè)試，如CCF, DDC, DUC, Mixer, DPD, CFR, AGC等；
7． 熟悉數(shù)字前傳相關(guān)子模塊及高速接口的設(shè)計(jì)及測(cè)試，如 10G/25G eCPRI/CPRI, ORAN, PTP/1588, JESD，10G Ethernet等。
8． 具有LTE、5G物理層FPGA開發(fā)經(jīng)驗(yàn)者優(yōu)先， 如LOW-PHY, PRACH等。
9. 責(zé)任心強(qiáng)，自學(xué)能力強(qiáng)，有團(tuán)隊(duì)合作精神；
10. 熟練的英語口語能力及讀寫能力；