高級(jí)芯片系統(tǒng)設(shè)計(jì)工程師
3-6萬(wàn)元/月崗位職責(zé):
1. 負(fù)責(zé)SoC整體方案的落地執(zhí)行,完成設(shè)計(jì)集成、通用模塊開(kāi)發(fā)及交付質(zhì)量的全流程管控。
2. 主導(dǎo)SoC各級(jí)總線架構(gòu)的設(shè)計(jì)協(xié)調(diào),推進(jìn)各子系統(tǒng)與整體SoC在PPA方面的持續(xù)優(yōu)化。
3. 承擔(dān)芯片性能與功耗的建模分析、設(shè)計(jì)方案制定,推動(dòng)低功耗實(shí)現(xiàn)與前端設(shè)計(jì)完整交付。
4. 帶領(lǐng)團(tuán)隊(duì)成員開(kāi)展設(shè)計(jì)功能庫(kù)的構(gòu)建,統(tǒng)籌搭建標(biāo)準(zhǔn)化設(shè)計(jì)平臺(tái)相關(guān)工作。
任職要求:
1. 具備從架構(gòu)規(guī)劃到最終交付的大型SoC項(xiàng)目全流程實(shí)踐經(jīng)驗(yàn)。
2. 熟悉復(fù)雜SoC設(shè)計(jì)流程,擁有完整的端到端SOC設(shè)計(jì)交付能力。
3. 深入理解SoC內(nèi)部功能模塊、控制路徑與數(shù)據(jù)路徑,精通主流總線協(xié)議規(guī)范。
4. 在SoC低功耗設(shè)計(jì)領(lǐng)域有豐富積累,具備扎實(shí)的功耗分析與優(yōu)化能力。
5. 具備復(fù)雜SoC電源、時(shí)鐘、復(fù)位架構(gòu)以及CRG/DFx等專(zhuān)項(xiàng)方案設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮。
6. 有AI-SOC類(lèi)型大規(guī)格芯片成功流片經(jīng)驗(yàn)者優(yōu)先錄用。