崗位職責(zé)：
1. 參與集成電路后端實(shí)現(xiàn)全過(guò)程，涵蓋邏輯綜合、物理布局布線（P&R）、時(shí)序驗(yàn)證、功耗評(píng)估及物理規(guī)則檢查等環(huán)節(jié)。
2. 運(yùn)用主流EDA工具（如Cadence/Synopsys系列）完成從網(wǎng)表到GDSII交付的物理設(shè)計(jì)，保障達(dá)成性能、面積與功耗（PPA）指標(biāo)。
3. 協(xié)同處理設(shè)計(jì)過(guò)程中出現(xiàn)的時(shí)序收斂、信號(hào)完整性及電源完整性相關(guān)問(wèn)題。
4. 開(kāi)發(fā)并維護(hù)用于后端流程自動(dòng)化的腳本程序（Tcl/Perl/Python等），提升設(shè)計(jì)效率。
5. 與前端設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)緊密配合，確保整體設(shè)計(jì)滿足規(guī)格定義。
6. 參與芯片流片后的調(diào)試支持工作。

任職要求：
1. 碩士及以上學(xué)歷，微電子、電子工程、集成電路、計(jì)算機(jī)等相關(guān)專業(yè)背景。
2. 掌握數(shù)字IC設(shè)計(jì)流程，具備ASIC設(shè)計(jì)基本知識(shí)，熟悉CMOS工藝及標(biāo)準(zhǔn)單元庫(kù)特性。
3. 熟練使用至少一種主流后端工具鏈（如Innovus/ICC2/Genus/DC等）。
4. 理解靜態(tài)時(shí)序分析（STA）原理，掌握SDC約束文件的編寫方法。
5. 具備腳本開(kāi)發(fā)能力（Tcl/Python/Perl等），可實(shí)現(xiàn)設(shè)計(jì)任務(wù)的自動(dòng)化處理。
6. 具備良好的英文讀寫水平，能夠熟練查閱技術(shù)資料與文檔。