崗位職責：
1. 參與NPU芯片驗證的完整流程，涵蓋驗證方案規(guī)劃、測試用例編寫、回歸測試執(zhí)行及覆蓋率評估。
2. 構(gòu)建并維護NPU功能驗證環(huán)境（基于UVM/SystemVerilog/C++），實現(xiàn)定向與隨機測試用例開發(fā)。
3. 對NPU關(guān)鍵模塊（如Tensor Core、DMA、指令調(diào)度單元等）開展功能與性能層面的驗證工作。
4. 深入分析驗證輸出結(jié)果，識別RTL設(shè)計中的問題，配合設(shè)計團隊完成缺陷修復。
5. 研究AI芯片驗證前沿技術(shù)，探索形式化驗證、硬件加速仿真等新方法的應用。

任職要求
基礎(chǔ)要求：
1. 碩士學位，計算機、微電子、集成電路、人工智能等相關(guān)專業(yè)背景。
2. 掌握數(shù)字電路基礎(chǔ)知識，熟悉Verilog/SystemVerilog語言。
3. 熟悉至少一種驗證方法學（優(yōu)先UVM），或具備C++/Python腳本編程能力。
4. 了解芯片驗證基本流程，包括仿真運行、波形調(diào)試與覆蓋率統(tǒng)計等環(huán)節(jié)。
5. 具備良好的英文資料閱讀能力，能夠高效掌握新技術(shù)內(nèi)容。

加分項：
1. 具備AI加速器（NPU/GPU/TPU）相關(guān)的課程項目、競賽經(jīng)歷或?qū)嵙暯?jīng)驗。
2. 了解神經(jīng)網(wǎng)絡典型結(jié)構(gòu)（如CNN/Transformer）或常用算子（Conv/Matmul）。
3. 有EDA工具（VCS/Xcelium/Questa）或硬件加速平臺（Palladium/Zebu）使用經(jīng)驗。
4. 熟悉主流總線協(xié)議（AXI/CHI）或AI芯片指令集架構(gòu)（ISA）。