【崗位職責(zé)】：
1、制定芯片驗(yàn)證策略，構(gòu)建覆蓋多場景的驗(yàn)證體系（如單元級(jí)仿真、模塊級(jí)集成仿真、系統(tǒng)級(jí)仿真及形式化驗(yàn)證等），為驗(yàn)證工作的順利推進(jìn)提供環(huán)境支持。
2、編寫驗(yàn)證方案、過程記錄等技術(shù)文檔，規(guī)范驗(yàn)證流程，執(zhí)行驗(yàn)證簽核，確保驗(yàn)證結(jié)果具備可追溯性與可復(fù)用性。
3、與算法及芯片設(shè)計(jì)團(tuán)隊(duì)緊密協(xié)作，參與IP或子系統(tǒng)的PPA（功耗、性能、面積）優(yōu)化，從驗(yàn)證角度提供技術(shù)支持和數(shù)據(jù)支撐。
4、配合后端設(shè)計(jì)團(tuán)隊(duì)完成IP或子系統(tǒng)的物理實(shí)現(xiàn)，協(xié)同開展相關(guān)物理驗(yàn)證工作，保障前后端設(shè)計(jì)與驗(yàn)證高效對(duì)接。
5、協(xié)助測試團(tuán)隊(duì)完成芯片回片后的功能與性能測試，參與功耗調(diào)優(yōu)，定位并解決回片中出現(xiàn)的驗(yàn)證類問題，推動(dòng)問題徹底閉環(huán)。
6、完成上級(jí)安排的其他與芯片驗(yàn)證相關(guān)的任務(wù)。
7、領(lǐng)導(dǎo)交辦的其他事務(wù)性工作。

【任職條件】：
1、學(xué)歷要求：集成電路科學(xué)與工程、微電子科學(xué)與工程、電子科學(xué)與技術(shù)、通信工程等相關(guān)專業(yè)，本科及以上學(xué)歷。
2、經(jīng)驗(yàn)要求：具備1-3年及以上數(shù)字IC驗(yàn)證工作經(jīng)驗(yàn)，有成功流片項(xiàng)目經(jīng)歷者優(yōu)先考慮。
3、掌握Verilog、SystemVerilog語言及UVM驗(yàn)證方法學(xué)，熟練使用VCS/Verdi/IRUN/XRUN/Formality等主流驗(yàn)證工具，具備較強(qiáng)的驗(yàn)證開發(fā)與調(diào)試能力。
4、了解RISC-V或ARM架構(gòu)處理器的基本結(jié)構(gòu)，熟悉NPU等專用并行計(jì)算架構(gòu)者更佳。
5、熟悉AHB/APB/AXI等總線協(xié)議，掌握SPI/IIS/DVP/UART/IIC等常用外設(shè)接口協(xié)議。
6、具備良好的邏輯分析能力、溝通表達(dá)能力和團(tuán)隊(duì)協(xié)作意識(shí)，能夠高效參與跨部門協(xié)同工作。
7、工作態(tài)度端正，責(zé)任心強(qiáng)，積極主動(dòng)，具有較強(qiáng)的服務(wù)意識(shí)和敬業(yè)精神。

【加分項(xiàng)】
1、了解FPGA原型驗(yàn)證中的時(shí)序約束設(shè)置與上板調(diào)試流程，掌握FPGA綜合與實(shí)現(xiàn)原理者優(yōu)先。
2、具備3次以上完整芯片流片及量產(chǎn)驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。
3、深入理解GPU/NPU等專用并行架構(gòu)的驗(yàn)證機(jī)制，有實(shí)際相關(guān)芯片驗(yàn)證經(jīng)驗(yàn)者優(yōu)先。
4、具備PCIe 4.0/5.0、DDR5等復(fù)雜協(xié)議驗(yàn)證經(jīng)驗(yàn)，或參與過高性能計(jì)算類芯片核心驗(yàn)證項(xiàng)目者優(yōu)先。
5、曾主導(dǎo)大型IP或SoC芯片驗(yàn)證方案的設(shè)計(jì)與實(shí)施，能獨(dú)立搭建復(fù)雜驗(yàn)證平臺(tái)者優(yōu)先。
6、擁有數(shù)字IC驗(yàn)證方向授權(quán)專利、核心文檔產(chǎn)出，或在業(yè)內(nèi)知名技術(shù)社區(qū)發(fā)表過高質(zhì)量驗(yàn)證技術(shù)文章者優(yōu)先。

【薪酬福利】：
薪資open+五險(xiǎn)一金+帶薪年假+員工體檢+生日補(bǔ)貼+過節(jié)禮品+補(bǔ)助+團(tuán)建聚餐+下午茶等。

【氛圍融洽】：
團(tuán)隊(duì)年輕化，管理開明，學(xué)習(xí)氛圍濃厚，成長空間廣闊。