職位描述：
1、負(fù)責(zé)數(shù)字芯片從RTL到GDSII的物理實(shí)現(xiàn)工作，涵蓋邏輯綜合、FloorPlan設(shè)計(jì)、時(shí)鐘樹綜合（CTS）、布線優(yōu)化、靜態(tài)時(shí)序分析（STA）、功耗評(píng)估及物理驗(yàn)證等關(guān)鍵步驟；
2、與前端設(shè)計(jì)團(tuán)隊(duì)緊密配合，完成SDC約束文件編寫及功能一致性驗(yàn)證，保障芯片在性能、面積和功耗（PPA）方面達(dá)到設(shè)計(jì)目標(biāo)；
3、針對(duì)28nm及更先進(jìn)工藝節(jié)點(diǎn)（如12nm、7nm等）優(yōu)化后端設(shè)計(jì)流程，有效應(yīng)對(duì)信號(hào)完整性（SI）、IR Drop等關(guān)鍵技術(shù)挑戰(zhàn)；
4、編寫并維護(hù)Tcl/Perl/Python腳本，提升布局布線、寄生參數(shù)提取與驗(yàn)證環(huán)節(jié)的自動(dòng)化水平；
5、參與芯片整體集成設(shè)計(jì)，協(xié)同DFT與模擬版圖團(tuán)隊(duì)，完成全芯片版圖規(guī)劃與多維度驗(yàn)證；
6、主導(dǎo)或協(xié)助完成相關(guān)技術(shù)文檔撰寫，包括設(shè)計(jì)總結(jié)報(bào)告、驗(yàn)證方案說明及工藝廠反饋資料。

職位要求：
1、微電子、電子工程、計(jì)算機(jī)科學(xué)或相關(guān)專業(yè)畢業(yè)，985/211院校碩士及以上學(xué)歷，特別優(yōu)秀者可放寬至本科學(xué)歷；
2、具備2年以上數(shù)字后端設(shè)計(jì)工作經(jīng)驗(yàn)，至少完整參與過一次成功流片項(xiàng)目，熟悉芯片級(jí)集成與模塊級(jí)物理實(shí)現(xiàn)流程，有復(fù)雜SoC項(xiàng)目經(jīng)驗(yàn)（如CPU、GPU、AI加速芯片）者優(yōu)先考慮；
3、熟練掌握主流數(shù)字后端工具鏈（如Synopsys IC Compiler、Cadence Innovus、Calibre等），精通PrimeTime進(jìn)行時(shí)序分析，了解UPF低功耗設(shè)計(jì)方法及先進(jìn)工藝規(guī)則（如FinFET），具備Tcl/Shell腳本能力，有Perl/Python開發(fā)經(jīng)驗(yàn)者優(yōu)先；
4、具有高速通信類芯片設(shè)計(jì)經(jīng)驗(yàn)，熟悉DFT結(jié)構(gòu)（如Scan Chain、MBIST）及相關(guān)測(cè)試策略制定者優(yōu)先錄用；
5、綜合素質(zhì)良好，具備較強(qiáng)的學(xué)習(xí)能力、問題定位與解決能力，良好的團(tuán)隊(duì)協(xié)作意識(shí)、溝通技巧、責(zé)任心及抗壓性。

我們提供：
1、具有行業(yè)競爭力的薪酬體系，享受15薪待遇，六險(xiǎn)一金，多重獎(jiǎng)金激勵(lì)，彈性工作時(shí)間；
2、由業(yè)內(nèi)資深專家提供一對(duì)一指導(dǎo)，快速提升專業(yè)技術(shù)能力；
3、加入高水平研發(fā)團(tuán)隊(duì)，深度參與前沿科技項(xiàng)目的開發(fā)與落地；
4、營造友好、積極、以人為本的工作環(huán)境與管理風(fēng)格；
特別優(yōu)秀者薪資可面議