【崗位職責】:
1、負責制定芯片驗證計劃,搭建多場景驗證平臺與環(huán)境(包括但不限于單元仿真/集成仿真/系統(tǒng)仿真/形式驗證等方式),為驗證工作提供基礎支撐。
2、負責撰寫驗證方案、驗證過程記錄等相關技術文檔,規(guī)范范驗證流程,完成驗證簽核工作,確保驗證結果可追溯可復用。
3、協(xié)同算法及芯片設計等相關團隊,參與IP/子系統(tǒng)的PPAA(功耗、性能、面積)優(yōu)化工作,提供驗證層面的技術支持與數(shù)據(jù)反饋。
4、協(xié)助后端設計團隊完成IP/子系統(tǒng)的物理實現(xiàn),配合開展候物理驗證相關的協(xié)同工作,保障設計與驗證環(huán)節(jié)高效街接。
5、協(xié)助芯片測試部門進行回片后的測試工作,參與性能與功耗優(yōu)化,排查回片后出現(xiàn)的驗證相關問題,推動問題閉環(huán)。
6、完成領導交辦的其他與芯片驗證相關的工作任務。
7、領導交辦的其他事宜。
【任職條件】:
1、學歷背景:集成電路科學與工程、微電子科學與工程、電子科學與技術、通信工程、等相關專業(yè),本科及以上學歷。
2、工作經驗:1-3年及以上數(shù)字IC驗證經驗,有多次成功法流片經驗者優(yōu)先。
3、熟悉Verilog、SystemVerilog編程語言及UVM等主流驗證方法學學,熟悉VCS/Verdi/IRUN/XRUN/Formality等常用驗證工具,具備高效開展驗證工作及問題debug的能力。
4、熟悉RISC-V或ARM等架構的處理器構成,了解NPU等專用并行運算架構。
5、熟悉AHB/APB/AXI等總線協(xié)議,熟悉SPI/IIS/DVP/UART/IIC等外設接口
6、具有較強的邏輯思維能力、良好的溝通表達能力和一定的團隊協(xié)調能力,能高效開展跨團隊協(xié)作。
7、工作認真踏實,有強烈的責任心和積極主動的工作態(tài)度,具備良好的服務精神
【加分項】
1、熟悉FPGA原型驗證的時序約束和下板調試流程,了解FPGA設計綜合和實現(xiàn)原理。
2、擁有3次及以上完整芯片流片及量產驗證經驗者優(yōu)先。
3、深入理解GPU/NPU等專用并行運算架構的驗證邏輯,有相關架構芯片驗證經驗者優(yōu)先。
4、具備復雜總線協(xié)議(如PCle4.0/5.0、DDR5等)驗證經驗,或高性能計算芯片驗證項目核心參與經歷者優(yōu)先。
5、主導過大型IP或SOC芯片的驗證方案設計與落地,能獨立搭建復復雜驗證平臺者優(yōu)先。
6、擁有數(shù)字IC驗證相關授權專利、核心技術文檔產出,或在在行業(yè)知名技術論壇發(fā)表過驗證相關干貨內容者優(yōu)先。
【薪酬福利】:
薪資open+五險一金+帶薪年假+員工體檢+生日補貼+過節(jié)禮品+結婚津貼+團建聚餐+下午茶等
【氛圍融洽】:
團隊年輕,領導nice,學習氛圍濃,發(fā)展平臺好。