崗位職責(zé)：
1. 負(fù)責(zé)SOC芯片IP模塊或子系統(tǒng)的需求分析、規(guī)格定義、架構(gòu)規(guī)劃及集成方案設(shè)計(jì)
2. 負(fù)責(zé)IP單元或子系統(tǒng)級(jí)別的綜合實(shí)現(xiàn)、時(shí)序收斂?jī)?yōu)化、面積控制、低功耗檢查與優(yōu)化、DFT可測(cè)性設(shè)計(jì)規(guī)則核查等工作
3. 作為IP或子系統(tǒng)設(shè)計(jì)交付責(zé)任人，提供對(duì)頂層集成、EDA仿真/FPGA驗(yàn)證、后端物理實(shí)現(xiàn)等環(huán)節(jié)的全流程技術(shù)支持
4. 負(fù)責(zé)編寫IP或子系統(tǒng)級(jí)技術(shù)文檔、芯片使用手冊(cè)，并參與芯片測(cè)試及相關(guān)技術(shù)問(wèn)題的解決

崗位要求：
1. 計(jì)算機(jī)、電子、微電子、通信等相關(guān)專業(yè)本科及以上學(xué)歷
2. 掌握SOC數(shù)字前端設(shè)計(jì)完整流程；理解邏輯與時(shí)序電路的設(shè)計(jì)原理；熟練掌握Verilog語(yǔ)言，能高效運(yùn)用主流EDA工具完成設(shè)計(jì)與驗(yàn)證任務(wù)
3. 具備以下一項(xiàng)或多項(xiàng)實(shí)際經(jīng)驗(yàn)者優(yōu)先考慮：
? ARM或RISC-V處理器、NPU、DSP模塊的設(shè)計(jì)或集成開發(fā)
? AMBA總線、ARM NIC互連、Ateris NOC網(wǎng)絡(luò)架構(gòu)的設(shè)計(jì)與落地
? 芯片時(shí)鐘復(fù)位系統(tǒng)、低功耗策略的方案設(shè)計(jì)與實(shí)施
? PCIE/USB/DDR/Ethernet/CPRI等接口模塊的集成設(shè)計(jì)經(jīng)驗(yàn)
? 具有大規(guī)模SOC芯片成功流片量產(chǎn)經(jīng)歷者優(yōu)先
? 參與過(guò)基帶類SOC項(xiàng)目開發(fā)者優(yōu)先