崗位職責：
1. 負責SOC芯片IP或子系統(tǒng)的需求分析、規(guī)格定義、架構規(guī)劃及集成方案設計
2. 負責IP或子系統(tǒng)級別的綜合實現(xiàn)、時序收斂、面積優(yōu)化、低功耗規(guī)則核查與優(yōu)化、DFT規(guī)范檢查等相關工作
3. 作為IP或子系統(tǒng)設計交付責任人，提供對頂層集成、EDA/FPGA驗證及后端實現(xiàn)的全流程技術支持
4. 負責編寫IP或子系統(tǒng)級芯片技術文檔、參與芯片測試并提供相關技術支撐

崗位要求：
1. 計算機、電子、微電子、通信等相關專業(yè)本科及以上學歷
2. 掌握SOC數(shù)字設計全流程基礎知識；熟悉邏輯與時序電路原理及設計方法；熟練掌握Verilog語言，具備EDA設計與驗證工具使用經(jīng)驗
3. 具備以下一項或多項經(jīng)驗者優(yōu)先考慮：
ARM或RISC-V CPU、NPU、DSP的設計開發(fā)或集成經(jīng)驗
AMBA總線、ARM NIC總線、Ateris NOC總線的實現(xiàn)與設計
芯片時鐘復位系統(tǒng)、低功耗架構的設計落地經(jīng)驗
PCIE/USB/DDR/Ethernet/CPRI等接口的集成設計經(jīng)驗
具有大規(guī)模SOC芯片成功量產(chǎn)經(jīng)歷者優(yōu)先
具備基帶SOC項目實踐經(jīng)驗者優(yōu)先